(51)5 G 06 F 12/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ ПРИ ГНИТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

BUEUDICHAR TRATESTES (EASTSECHAR BURENHOUSENA)

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(21) 4431901/24-24

(22) 30.05.88

(46) 07.02.90. Бюл. № 5

(72) К.Г. Семенов, В.М. Сипоров,

а.И. Жданов, Г.В. Кухарь и В.И. Потвпенко

(53) 681.32(085.8)

(55) Аеторское свидстельство СССР


» 1368877, кл. С Об 7 12/00, 1986. Авторское сындетельство СССР

9 1160409, кл. G 06 F 9/36, 1964.

(54) УСТРОЙСТВО ПЛЯ ФОРМИРОВАНИЯ АЛ-

(57) Изобратение относится к вычистительной гехнике и может быть исполь-

зовано в системах с расширенным объемом памяти. Пель изобретемия — повышение быстролействия. Устрейство содержит микропроцессор 1, блох 2 памяти, дешифраторы 3 и 4, элемент И.5, триггеры 6-8, элемент НЕ 9, регистры 10 и 11, элемент И-НЕ 12, информационный вход-выход 13, адресцый вымод 14 микропроцессора, вход 15 иамальной установки, вход 16 симяромичальной установки, вход 16 симяромичальной установки, выход 17 адрествиным цель достигается за счет апратной реализации переключения страници дамяти. 2 ил.



SU ...1541619

20

40

Наобретение относится к устройтехник и ихинхатительной техники и ножет быть использовано при создании систен обработки данных с. расширенным объемом адресного пространства.

Цель изобретения. - повышение быстродействия.

На фиг. 1 изображена функциональная ехена устройства; на фиг. 2 формат команды микропроцессора.

Устройство содержит микропроцессор 1, блок 2 памяти, дешифраторы 3 н 4, эленент И 5, триггеры 6-8, элемент не 9, регистры 10 к 11, влемент и-пр 12, информационный вкол-выход 13 устройства, адресный выхол 14 мнкропроцессора, вход 15 начальной устанолки устройства, вход 16 синхронивации команд и данных устройства, шыход 17 адреса страницы пэмяти устрейства.

На фиг. 2 приняты обозначения: А - структура первого слова; В структура второго слова; X - значение разряда, которое определяется колом команды перехода; 2 - разряд, зизчения которого на используется при декодировании микропроцессорои кода операции комани переходов.

Работу устройства рассматривают на принтере использования микропроцестора типа ТН5 32010. Цепи синкронивации и выбора режима работы микропроцессора не показаны.

Устройство работает следующим образон.

устройство работает в двух режимах: переключения страниц памяти и блокировки ложного срабатывания (по переключению страниц).

Режим переключения странии. В устройстве переключение страниц проискоюст одновременно с выполнением никропрецессорон одной из конанд перехода: 45 B, BANZ, RGEZ, BGZ, BICZ, BLZZ, BLZ, BNZ, BV, BZ.

все конанды перехода инхрепроцессора являются двухсловивый первое слово (А) представляет собой код операши (KON) команды перехода, а второе (в) - сперанд, являющойся адресси перекода.

иснениватоогом инпеквидата кеп прияти используется общая для всех конанд перехолов структура первого слова А, два старинх разряда слова А, равных единице, выступают идентификатором исек команд перехода, кроме гого, эначение иладшего байта слова А (разряды 0-7) является безраэличным для используемого микропроцессора при выполнении команд перехода. Это позволяет использовать солержимоз ниадшего байта слова А в качестве адреса страницы блока памяти (например, при использовании байта можно организовать панять на 256 страниц объемом по 4% слов каждая).

Работа устройства начинается с поступления сигнала оброса (например, от кнопки) по вколу 15 на вколы установки триггеров 6-8, регистров 10 и 11 и микропроцессора 1. При этом на выход регистра 10 устанавливается нулевой адрес, выбирающий нулевую страницу блока 2 паняти.

При считывании никропронессорон 1 из паняти посредством сигнала ИЕВ конанды перехола, кол этой конанди устанавливается на входе-выходе, 13 (фил. 1). Опновременно с этим проис-25 ходит гешифрация двух старших разрядов (14 н 15) яхоля-выхода 13 дешифратором 4, инпупьс высокого уровия с выхода дешифратора 4 поступает на элемент И-НЕ 12, гле стробирустся инверсным сигналом с выхода элемента не. В результате этого на выхоле элемента И-НЕ 12 формируется импульс записи для регистра 11. По залисну фронту этого импулься в регистр 11. 35 проноволится запись апреса спедующей страницы.

Регистр 10 заперживает на опин такт сигнала МЕМ момент переключення страниц блока 2 памяти; так как команды перехода двухсловные, пеобходимо исключить переключение страницы по момента считывания вторсто слова команды перехода.

После установки на входе-выходе 13 кода коменлы перехода и последующего синтывания микропропессом априса пе- " рехода происходит переключение страниц. блока памяти в спответствии с предварительно закодированиым адресом страницы паняти в мпадшем байте КОЛ конаниы перехода.

Режим блокировки ложного срабатывания. Ложчое переключение страниц блока 2 ланяти ножет проилойти при полямении на входе-выходе 13 информация, инерошей в лвух старших разрядах логические "1" (за исключением выполнения интропроциссиром комани черет хода).

Такая информация может появиться на входе-выходе 13 при выполнении микропроцессором следующих команд: считышания (TBLR), записи (TBLW), пвода/выпола (IN и OUT).

Рассмотрим режим блокировки для каждой из перечислениых конвид.

Команда ТВІ.К. При считывании из памяти посредством сигнала МЕМ 16 михропроцессором команды ТВІ.К ход этом команды устанавливается на вхолевыходе 13 (опг. 1). Одновременно с этим пешифратор 3 дешифрирует КОП команды ТВІ.К и формирует на выходе инпульс положительной полярности.

вышлу того, что перед началон работы сигналом с входа 15 все устройства устянавливаются в исходное состояние, с выхода триггера 8 на вход элемента И 5 прихолят сигнал, тэлс сэдэг эмнэджэходл йидшишэдска мент и 5 сфорнированного на выходе оленента 3 инпупред не вкод триггера 6. Запись этого интлулься производится по сигналу МЕН 16. Ввиду того, что выполнение команды ТВLR занимает три машинных цикла работы процессора и информация устанавливается на вхоце-выхоло 13 только в третьем цикле, то необходимо задержать сигнал, сфорэнфолонизм при депфрации КОП конанды TBLR на двя нашинных никла. Это реализуется триглерани 6 и 7. Триггор в формирует импульс отринательной поляриости, стробируемый ияверсины сигналом МЕК с выхода элемента IIF, который, поступая на элемент н-им 12, запрежает пожное переключение странии от импульса; возникающето на выходе донифратора.

Кроме того, сформированный инпульс на инперсион выхоле триггера 8 (фиг. 3, пов СВ) запрешет также даньнейшее прохожление ложного имт пульса с выжела лешифратора 3, возмитилова в случае совпаления считывателой инкропроцессором инфермации по команды TBLR.

Комянды ТВЫМ, IK, OUT. Выполняеные команды (ГВЫМ, IN, OUT) имеют общий призняк: отсутствие сигнала МЕН 16 при наличим информации (DAT) на входеныходе 13. Сигнал МЕН инзким уровнем с пыхола элемента ВЕ 9 (фиг. 5, поз. С2) запрещает прохождение ложного изпулься с выхола дешифратора через элемент И-ЖЕ 12. При совпадеции информации, возмикающей на входеныходе

13 под воздействием этих команд с кодом команды TELR и последующей лешифрацией ее элементов 3, запись логического юмпулься в триггер 6 не происхопит ввиду отсутствия в этот момент времени сигнала на линии 16, в, следовательно, и сигнала на синхровхоле триггера 5.

формула изобретения

Устройство для формирования алреса, содержанее для дешифратора, дма
15 регистра, триггер, элемент И, причем
вход первого дешифратора является
бходом ствршего байта информационного
входа-выхода устройства, выход первого регистра подключен к информацион20 ному входу второго регистра, эход установки в "О" которого подключен к
иходу начальной установки устройства,
выход элемента И подключен к информационному входу первого триггера, о т-

- 25 л и ч а ю щ е е с я тем, что, с целью повышения быстролействия, в иего яветлены при предерать и в элемент И: и элемент И: И: Причем первый и второй стариме разряды информационного еходаторых дустройства педкличены соствет
 - ственно к первону и второму пходам второго денифратора, выход которого подключен к первому входу элементи И-ИЕ, выход которого подключен к сикт ховходу первого регистра, информацит
- 35 онный вход которого подключей к входу нладшего байта информационного входавыхода устройства, выход второго регистра подключей к выходу эдреса странийн памяти устройства, вход на-
- чальной установки устройства полключек к входам установки в "О" первого, второго и третьего триггеров и вхсду установки в "О" первого регистра, вход синхронизации комаил и данных устройства подключен к сунхронходам
- мего в случае совпаления считывав микрепропассором инфермации по выние TELR C коп комональ TBLR.

 Команды TBLW, IK, OUT. Выполняеные санды (TBLW, IK, OUT) инеет общий инее, третик вход которого полилочен
 - И-ИС, третий вход которого подключен к выходу третьего триггера и соединен с первым входом элемента И, илорой вхсц которого подключен к выходу первого демифратора, выход первого
 - триггера подключей к киформационному вхеду второго триггера, выход котерото подключей к информационному входу третьего триггера.

Annex 18

SU No 1541619, published February 07, 1990

Specification of Invention to Certificate of Authorship 1541619 Al

[21] 4431901/24-24

[19] SU [11] 1541619 AT

[22] Filed. May 30, 1988

[51] Int. Cl. G 06 F 12/00

[46] Feb. 07, 1990, Bulletin No 5

[72] Inventors: K.G. Semenov, N.M. Sidorov, A.I. Zhdanov, G.V. Kukhar

[53] UDC 681.32 (988.8)

and V.I. Potapenko

[54] A DEVICE FOR GENERATING AN ADDRESS

[57] The invention relates to the computer engineering and may be used in the mass storage systems. An object of the invention is in improving the speed. The device comprises microprocessor 1, memory unit 2, decoders 3 and 4, element AND 5, triggers 6 - 8, element NO 9, registers 10 and 11, element AND/NO 12, information input/output 13, microprocessor address output 14, setting input 15, command/data clocking input 16, device memory page address output 17. The object is achieved by switching a memory page by hardware.

Legend in Fig. 2 is as follows:

A - the first word structure; B - the second word structure; X - a bit value to be determined by the transfer code; Z - the bit, value of which is not used in decoding the transfer operation code by the microprocessor.

The device has two modes of operation: memory page switching and misoperation (in switching pages) locking.

Fig. 2 Transfer identifier Transfer code Page address Program memory address